首页 您的当前位置:www.6538.com > www.6538.cc >

感激崔帆、姜旭旭、、王增幅、何增毅、刘滞这

发布时间:2019-10-30

  基于总线的低功耗抑串扰编解码器设想方式研究颠末上述阐发可知 该编解码电的能耗节流率和时间节流率均取所选择的数据源有很大关系 因而正在对总线编码时起首该当领会总线的操做时序而且从中总结出总线上的数据所具有的特点 针对其特点采用最合适的编解码方式 如许才能够正在节流资本的同时获取最高的能耗节流率和时间节流

  基于总线的低功耗抑串扰编解码器设想方式研究颠末上述阐发可知 该编解码电的能耗节流率和时间节流率均取所选择的数据源有很大关系 因而正在对总线编码时起首该当领会总线的操做时序而且从中总结出总线上的数据所具有的特点 针对其特点采用最合适的编解码方式 如许才能够正在节流资本的同时获取最高的能耗节流率和时间节流率。 地址总线编解码模块的物理实现 是公用集成电设想的简称 是针对特定需求而设想的具有特定功能的集成电芯片 一般采用自顶向下的设想模式 即从产物规格设想 到行为模子的成立 再到 级实现以及功能仿实、逻辑分析 最初再进行后仿和邦畿实现 如图 所示。而 设想次要采用了 核复用和片上互连手艺 其设想的沉点次要集中正在 核的互连实现中 对于 核内部布局和道理并不深究。而 核的设想就次要是采用了 设想手艺 因而 设想是设想的根本。概念 市场研究布局级申明 级编码 级仿实逻辑分析 优化和扫描插入形式验证 取门级 全局布线转换时钟树至 插入的网表全局布线后 时序准确“细致布线布图后 设想流程第四章基于总线的低功耗编解码器的设想以及验证 前面几节引见了针对 地址总线进行低功耗抑串扰编解码的思惟、电形式、功能仿实成果及逻辑分析 为了进一步推进该编解码思惟的使用 本章将按照 设想中子模块的设想思惟 别离实现编码模块息争码模块的物理设想。 逻辑分析我们的设想是采用 编码实现的 而逻辑分析是设想可以或许实现的根基前提 由于可能最起头的设想中有些言语是不成分析的 即不克不及取具体的电形式对应 正在逻辑分析阶段分析东西会演讲错误从而设想者改良设想代码。本文中采用了 公司的 工艺库下对编解码设想进行了分析。分析时编解码模块工做正在 时钟下 由于编码模块中的输入数据都是由前面的多选择器给出的 相对时钟的无效沿会有必然时间的延时 因而分析前对这些信号设置了 时间为 。整个分析是正在面积最小化的前提下进行的 别离是解码模块分析后的面积演讲和时序演讲除此之外分析时还会输出电网表文件、 文件 文件这些文件正在后续的流程中会用到 也会再加以申明。 基于总线的低功耗抑串扰编解码器设想方式研究 解码模块分析后的面积演讲形式验证形式验证的道理是指借用数学方式完整地证明电和参考设想正在功能上是等价的 这种方式不需要测试向量 常用来判断一个设想正在点窜后和点窜前的功能能否不异 一般采用点窜前设想做为参考设想 需要留意的是必需参考设想的功能准确且是完整的。由于形式验证不需要测试向量 因而就避免了动态测试中需要花费大量的仿实时间和由于测试向量笼盖率无限而导致验证的不完全性 并且形式验证矫捷性很高 参考设想能够是 言语或者编码等 能够快速完成各个设想条理的功能验证。可是形式验证不克不及无效验证电的时序机能 因而需要和后面将要引见的静态时序阐发 连系起来进行后仿。本文中将分析后的网表文件和 级设想以及不时钟树分析后的网表文件别离进行了形式验证 成果表白电的功能都是等价的未发生错误。 静态时序分 是一种针对 进行时序验证的无效方式。它只需要按照电网表的拓扑布局就能够查抄出电中所有时序径的时序特征。 中一条时序径的起点为输入端口或者是寄放器的时钟输入端 起点为输出端口或者是寄放器的数据输入端 如图 所示 中的时序径次要为这四品种型。第四章基于 总线的低功耗编解码器的设想以及验证 中的时序径同形式验证不异静态时序阐发不需要测试向量 所以它所需要的验证时间远小于动态测试的时间。可是静态时序阐发有本人的弱点 它对于同步电无效 但无法对异步电的时序进行验证 别的也无法验证电的功能。当今的 设想中经常将形式验证和静态时序阐发连系起来取代同步时序电中的动态测试 这为设想节流了大量时间和人力 而且完整性很好。正在后端设想中 也是每完成一个步调后就要进行 进行时序查抄。 布图规划布图规划关系到芯片时序的、电源的不变性及后序布线的畅达 因而正在整个芯片设想中很是主要。布图规划的次要内容有 确定芯全面积和对 单位的规划 确保芯片的时序 需要进行延时预估量 确保芯片的不变性。 结构布线尺度单位的放置称为结构。这一步按照分析后生成的电网表以及添加的尺度单位库等消息 根据堵塞驱动或者时序驱动进行尺度单位、 单位和宏模块的放置。结构完成之后要进行预布线 按照芯全面积将芯片的 划分为若干风雅块 确定每个方块横纵标的目的能够走几多条导线。结构和预布线之后要进行 无时序违例时才可进行细致的布线。 时钟树分析正在 设想中 时钟信号是其余信号传送的基准信号 因而时钟信号的质量决定了整个芯片的机能。时钟树分析就是正在整个芯片中插入时钟收集 生成实正在的时钟。正在 设想之前的流程中 为了减小时钟树分析后的时钟对芯片性 基于 总线的低功耗抑串扰编解码器设想方式研究能的影响误差 正在定义抱负时钟时除了时钟周期外会加上一些束缚 如时钟延迟、时钟的不确定性、时钟的转换时间等 而且将这些束缚包含正在前面提到的 文件中 正在时钟树分析阶段 东西会按照这些束缚从动生成时钟。由于时钟树插入后芯片工做正在实正在的时钟下取之前定义的抱负时钟之间有必然差别 必需从头进行形式验证和时序验证 无功能错误和时序违例时才可进行细致的布线。 细致布线正在完成结构优化和时钟树分析之后 就进入到最初的物理设想阶段 即布线。布线按照逻辑关系将芯片 内的尺度单位、模块和 单位毗连起来。布线的次要方针有 使总线毗连最短 布线平均避免惹起局部堵塞 避免相邻线间的串扰惹起信号完整性问题 使环节径延时最小等。布线分为全局布线和细致布线 全局布线其实是一种局部布线 次要做大局规划为细致布线做预备。全局布线速度快、耗时短、可加速时序。若是全局布线中发觉问题能够及时处理 细致布线是详尽布线 耗时较大 细致布线时要遵照各类设想法则 如最小线宽和间距等。布线要连结所有道畅达并且必需满脚时序要求。因而全局布线和细致布线之后都必需进行时序阐发 以确保正在最坏前提下不会发生时序违例。布线后就能获得电邦畿数据。 是物理实现后必需进行的两项主要工做。此中称为设想法则查抄 次要用来查抄获得的邦畿中能否存正在违反设想法则的处所。而设想法则了器件正在一般工做前提下 按照现实工艺程度如刻蚀能力、光刻精度和瞄准容差等和成品率的要求 给出了一组同层以及分歧工艺层之间的几何尺寸最小值 例如线宽、间距、露头、凹口、笼盖和面积等。正在芯片尽可能的小的前提下 设想法则避免了因分歧层版套准误差和线条宽度的误差惹起的断、短和其他不良效应。而 是用来查抄邦畿和电道理图也就是电网标的拓扑布局能否分歧 次要包含对器件的大小、类型和器件之间的毗连关系能否分歧。正在进行完以上流程后 我们就获得了编码电息争码电准确的邦畿布局 别离如图 所示此中编解码模块的面积如表 中所示。第四章基于 总线的低功耗编解码器的设想以及验证 编解码电宏模块尺寸图编码模块的邦畿图 解码模块的邦畿 基于 总线的低功耗抑串扰编解码器设想方式研究 小结本章正在利用 实现 模子 级设想的根本上 编码和改良的编码连系起来正在减小 地址线上的动态功耗的同时了相邻总线间发生恶性串扰。此外采用了 基准对编码算法的功耗节流率和时间节流率进行了评估 尝试证明该编码方式可取 无机连系起来 地址总线的动态功耗降低了 同时可其相邻线间的恶性串扰发生。最初 遵照 设想流程 采用 东西完成了编解码模块的后端设想和物理实现。第五章总结取瞻望 第五章总结取瞻望跟着集成电设想手艺和集成电工艺手艺的不竭成长 总线的设想和处理由总线惹起的功耗、延迟、靠得住性等问题曾经成为集成电设想中的环节环节。 总线凭仗本身劣势和 公司正在业界的影响力 已成为一种支流的片上总线架构 因而将总线编码手艺使用到 总线中有必然的实践意义。本文的次要工做和立异如下 论文正在切磋由 公司推出的 工做规范的根本上 又深切进修了深亚微米总线模子以及总线能耗、延迟取总线翻转环境之间的关系以及若何利用总线编码手艺无效地降低总线功耗而且相邻线间发生恶性串扰。 论文正在总结 总线特点的根本上利用 言语实现了 环节构成模块并进行了功能验证。按照 总线本身工做特点 编码和改良的编码连系起来正在相邻地址总线间发生恶性串扰的根本上降低了其地址总线上的动态功耗。此外采用了从 基准获得的数据源对编码算法的功耗节流率和时间节流率进行了评估 尝试证明该编码方式可取 总线无机连系起来 正在其总线功能准确的前提下 无效降低地址总线的动态功耗 而且了其相邻线间的恶性串扰发生 时间节流率为 。相对于简单的空间编码方式减小了编解码面积耗损、而相对于保守的双周期传输的时间编码方式来说提高了数据传输效率 而且不会引入额外的对地功耗。 论文按照 设想流程 采用 东西完成了编解码模块的后端设想和物理实现。因为本人能力无限 虽然提出了一些新的方式和思惟 可是本文所提方式只做了仿实阐发 未颠末硬件验证 这是一个不小的可惜。但愿正在当前的进修和工做中 能更进一步的验证该设想的准确性和无效性。基于本文的工做 此后能够从以下方面进行研究 进修其它常用的总线尺度和总线编码手艺 按照分歧总线工做的特点 利用不消的编码手艺来减小总线功耗、相邻线间恶性串扰的发生。 跟着单个芯片集成度的提高和系统时钟频次的提高 因为总线上统一时间只答应单个从设备倡议传输 其机能曾经满脚不了多核 系统的要求。片上收集 曾经成为研究热点。同样 互连中也存正在由总线间串扰惹起的延迟和信号完整性问题 如许就会发生时序违例而且添加了总线的能耗。若何将低功耗、抑串扰等总线编码手艺使用正在 互连中也将是一个新的研究标的目的。 能够自创 互连手艺的思惟来成长总线手艺 例如 等人就 基于 总线的低功耗抑串扰编解码器设想方式研究提出了采用基于交叉开关的互换收集布局‘ 可是这种布局中每一个 核的接口是采用 和谈 这种能够理解为 总线的收集化成长。 将总线编码手艺使用到现实的系统总线中 对总线编码手艺做实正在的功能验证和机能评估 完成理论到实践的成长。称谢 称谢该篇文章是正在我的导师刘毅副传授的悉心指点和耐心点窜下完成的。起首由衷地感激我的导师刘毅副传授。正在这两年多的研究生进修期间 刘教员正在学业、工做和糊口中都给了我很是大的关怀、指点和帮帮。感激刘教员对我的包涵取关爱。正在这期间 刘教员灵敏的思维、广博的学问、严谨的治学立场和敷衍了事的工做做风均给我留下了深刻印象 使我从中收获颇丰 刘教员是我当前进修和工做中的表率 我会严酷要求本人向刘教员进修。感激为我们创制优良的科研和进修的课题组的杨银堂教员、付俊兴教员 由于他们的勤奋工做才使得我们科研课题的成功完成有了保障。感激课题组的焦亚东、钟广德、周东红、李紫金、欧阳河、岳文标、佟得源、沈圣盛等学长和学姐们正在课题研究及进修上的指点和帮帮。感激崔帆、姜旭旭、、王增幅、何增毅、刘畅这几年来正在进修、科研上赐与我的帮帮。感激我们同卧室的老友、许俊瑞、孔繁珍 这几年来正在糊口上赐与我的照应。感激父母赐与我的爱 感激他们的养育 他们多年来自始自终的支撑和激励是我进修、糊口的动力。最初 谨向赐与我帮帮和支撑的所有教员、同窗和亲友致以高尚的和衷心的感激 基于 总线的低功耗抑串扰编解码器设想方式研究参考文献 参考文献 王家兵核互连策略及规范 中国科技论文正在线 科技消息学术版